ERROR: [Place 988]

Virtex 5 GT与BUFG布局时序错误

实现 Place / Route / Opt / Timing 已闭环 ISE 14.7 / Virtex 5

现象

Map阶段报GT/BUFG未放置在最佳配对位置

报错原文

ERROR:Place:988 - A GT / BUFG component pair have been found that are not placed at an optimal GT / BUFG site pair.

根因

与GT的REFCLKOUT相连的BUFG被放置在器件的另一半

可尝试的处理步骤

• 在UCF中添加约束：PIN "...GTD[0].GT_i.REFCLKOUT" CLOCK_DEDICATED_ROUTE = FALSE;
• Map完成后检查BUFG与GT是否位于同一半区
• 手动在UCF中重新输入该约束，避免复制粘贴引入多余字符

结论

添加CLOCK_DEDICATED_ROUTE约束并手动输入以解决

同一工具下的相关错误码