fpga.love
EN App
知识库›Vivado 报错词典›Place 30-859

ERROR: [Place 30-859]

部分可重构设计中BRAM区域约束过度使用导致布局错误

实现 Place / Route / Opt / Timing 社区未闭环 Vivado 2019.2 / ZCU106

一句话结论:首次配置用最高BRAM/DSP利用率的RM并调整pblock避开被阻塞站点

现象

PR设计子运行布局时报BRAM/DSP资源过度使用,但RP资源足够

报错原文

[Place 30-859] Some BRAM area constraints are over utilized.

根因

首次配置后,若RP pblock水平边界附近需要布线资源,BRAM和DSP站点可能在第二次配置中被阻塞

可尝试的处理步骤

结论

首次配置用最高BRAM/DSP利用率的RM并调整pblock避开被阻塞站点

本文据 AMD 客户社区(原 Xilinx 论坛)真实报错帖整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00006hpNlTSAU/place-30859-some-bram-area-con…

同一工具下的相关错误码

Place 543 ISE 14.7 MAP报错place:54Route 35-426 Router无法修复不可布引脚保持违例怎么办TIMING 54 Alveo U55C 在 Dell R750Place 30-716 DDR4参考时钟BUFGCE-MMCM布局次Place 30-53 两个DDR2控制器共用IODELAY_GROTiming 38-282 Clocking Wizard输出930MH
就这个报错继续问 AI → ← 返回 Vivado 报错词典