fpga.love
EN App
知识库›Vivado 报错词典›Place 30-835

ERROR: [Place 30-835]

时钟分区无法解决时钟区域争用如何调试

实现 Place / Route / Opt / Timing 社区未闭环 Vivado 2020.1 / Windows 10 / vu13p

一句话结论:需减少时钟数量以满足每时钟区域24个时钟网络的上限

现象

实现阶段报错,时钟区域X4Y5内时钟网络数超过上限

报错原文

ERROR: [Place 30-835] Clock partitioning failed to resolve contention in clock region X4Y5. Only a maximum of 24 global clock nets can use resources in a clock region, however, there are 40 clocks in this region as listed below.

根因

时钟网络过度使用,单个时钟区域最多只能有24个全局时钟网络,而该区域有40个时钟

可尝试的处理步骤

结论

需减少时钟数量以满足每时钟区域24个时钟网络的上限

本文据 AMD 客户社区(原 Xilinx 论坛)真实报错帖整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00006ktSrhSAE/place-30835-clock-partitioning…

同一工具下的相关错误码

Place 543 时序驱动布局阶段报错Pack:1654Route 35-426 Router无法修复不可布引脚保持违例怎么办TIMING 54 Alveo U55C 在 Dell R750Place 30-716 DDR4参考时钟BUFGCE-MMCM布局次Place 30-53 两个DDR2控制器共用IODELAY_GROTiming 38-282 Clocking Wizard输出930MH
就这个报错继续问 AI → ← 返回 Vivado 报错词典