Xapp1249 SMPTE-SDI参考设计移植到ZC706的GTX布局错误
实现 Place / Route / Opt / Timing 社区未闭环 Vivado / ZC706 (xc7z045) / Xapp1249
一句话结论：override未解决，需按UG476图2-8在GT级正确连接相邻Quad时钟
IBUFDS/GT组件对布局次优，时钟引脚模式不匹配
[Place 30-801] Sub-optimal placement for an IBUFDS / GT component pair (Same clock region non-intelligent pin mode).
帖中未明确；用户推测FMC_HPC_GBTCLK1_M2C与FMC_HPC_GBTCLK0_M2C在xc7z045上连接到不同的Transceiver Quad
override未解决，需按UG476图2-8在GT级正确连接相邻Quad时钟
本文据 AMD 客户社区（原 Xilinx 论坛）真实报错帖整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006lLgxwSAC/gtx-placement-error-adapting-x…