fpga.love
EN App
知识库›Vivado 报错词典›Place 30-769

ERROR: [Place 30-769]

pblock放置偶发失败与访问冲突崩溃

实现 Place / Route / Opt / Timing 已闭环 Vivado v.2018.3_AR71898 (win64)

一句话结论:该窄pblock容纳3个控制集不可行,减至2个即可布局成功

现象

寄存器放入pblock时约每隔一次运行报Place 30-488提交9个实例失败,并偶发EXCEPTION_ACCESS_VIOLATION崩溃

报错原文

[Place 30-488] Failed to commit 9 instances:

根因

pblock仅1个CLB宽,区域内控制集数量为3,超出该窄区域可容纳的控制集数

可尝试的处理步骤

结论

该窄pblock容纳3个控制集不可行,减至2个即可布局成功

本文据 AMD 客户社区(原 Xilinx 论坛)真实报错帖整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00006hpl2uSAA/sporadic-exceptionaccessviolat…

同一工具下的相关错误码

Place 543 ISE 14.7 MAP报错place:54Route 35-426 Router无法修复不可布引脚保持违例怎么办TIMING 54 Alveo U55C 在 Dell R750Place 30-716 DDR4参考时钟BUFGCE-MMCM布局次Place 30-53 两个DDR2控制器共用IODELAY_GROTiming 38-282 Clocking Wizard输出930MH
就这个报错继续问 AI → ← 返回 Vivado 报错词典