BUFG-BUFG级联布局次优及区域时钟缓冲驱动RAMB不可布
实现 Place / Route / Opt / Timing 社区未闭环 原帖未注明器件/版本
一句话结论：区域时钟缓冲负载超出时钟区域资源，需减少BUFHCE或改用全局时钟
布局阶段报BUFG-BUFG级联次优及BUFR/BUFH驱动的RAMB无法布通
ERROR: [Place 30-764] Unroutable Placement! RAMBs driven by regional clock buffers (BUFRs and BUFHs) need to be in the same clock region as the buffers.
帖中未明确；回答指出单个时钟区域仅12个BUFH/BUFHCE，14个不可行，且BUFGMUX级联BUFHCE通常不必要
区域时钟缓冲负载超出时钟区域资源，需减少BUFHCE或改用全局时钟
本文据 AMD 客户社区（原 Xilinx 论坛）真实报错帖整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00007D3IXtSAN/error-place-30120-suboptimal-p…