bitstream阶段出现UNDEFINED I/O错误
实现 Place / Route / Opt / Timing 社区未闭环 Vivado 2021.1（曾尝试2020.2）
一句话结论：需为clk_100MHz指定正确IOSTANDARD，后续Place错误另查AR
生成bitstream时DRC NSTD-2报错，clk_100MHz端口IOSTANDARD为UNDEFINED
[DRC NSTD-2] UNDEFINED I/O Standard issue: 1 out of 120 logical ports use I/O standard (IOSTANDARD) value 'UNDEFINED' or 'DIFF_UNDEFINED'
clk_100MHz端口未指定IOSTANDARD；补设LVCMOS33后又出现Place 30-743/30-681，帖中未明确
需为clk_100MHz指定正确IOSTANDARD，后续Place错误另查AR
本文据 AMD 客户社区（原 Xilinx 论坛）真实报错帖整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00006fziLcSAI/drc-nstd2-undefined-io-error-d…