ERROR: [Place 30-693]

UltraScale MIG DDR3 报 Place 30-693 不可布放

实现 Place / Route / Opt / Timing 社区未闭环 KU040/KU060 FFVA1156，Vivado

现象

在 bank 44 上实现 DDR3 MIG 生成比特流时出现不可布放错误

报错原文

ERROR: [Place 30-693] Unroutable Placement! PLL / BITSLICE_CONTROL component pairs are not placed in a routable site pairs.

根因

PLL 与 BITSLICE_CONTROL 未放在同一时钟区域，帖中未明确具体原因

可尝试的处理步骤

• 在 .xdc 中对驱动 MMCM 的 net 或 MMCM 输入设置 CLOCK_DEDICATED_ROUTE 约束（值 BACKBONE 或 FALSE）
• 参考 PG150 第 4 章 MIG 时钟指南
• 用相同配置生成 MIG 示例设计并与自身设计对比 xdc

结论

PLL 与 BITSLICE_CONTROL 需同处一个时钟区域，可用 CLOCK_DEDICATED_ROUTE 约束处理

同一工具下的相关错误码