fpga.love
EN App
知识库›Vivado 报错词典›Place 30-681

ERROR: [Place 30-681]

XAPP1315 LVDS输入时钟导致MMCM布局报错

实现 Place / Route / Opt / Timing 已闭环 Vivado / XCVU13P-FHGA2104-2-I

一句话结论:将MMCM锁定到与时钟IO同一时钟区域,第二个MMCM改用IBUF+BUFG+MMCM

现象

综合通过,place-design阶段报全局时钟IO与MMCM对布局次优错误

报错原文

[Place 30-681] Sub-optimal placement for a global clock-capable IO pin and MMCM pair. As a workaround for this error, please insert a BUFG in between the IO and the MMCM.

根因

IOB_X0Y236位于时钟区域X4Y4,而MMCM_X0Y5位于X4Y5,二者不在同一时钟区域;Bank 64有两个时钟端口驱动MMCM,但一个时钟区域只有一个MMCM

可尝试的处理步骤

结论

将MMCM锁定到与时钟IO同一时钟区域,第二个MMCM改用IBUF+BUFG+MMCM

本文据 AMD 客户社区(原 Xilinx 论坛)真实报错帖整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D5Pd000013yRbGKAU/in-xapp1315-as-per-the-design-…

同一工具下的相关错误码

Place 543 ISE 14.7 MAP报错place:54Route 35-426 Router无法修复不可布引脚保持违例怎么办TIMING 54 Alveo U55C 在 Dell R750Place 30-716 DDR4参考时钟BUFGCE-MMCM布局次Place 30-53 两个DDR2控制器共用IODELAY_GROTiming 38-282 Clocking Wizard输出930MH
就这个报错继续问 AI → ← 返回 Vivado 报错词典