fpga.love

EN App

知识库›Vivado 报错词典›Place 30-575

ERROR: [Place 30-575]

时钟专用IO引脚与MMCM配对布局次优报错

实现 Place / Route / Opt / Timing 已闭环 Vivado 2020.2 / Spartan7 xc7s50csga324-1 / Arty S7-50

一句话结论：按提示在XDC中加入CLOCK_DEDICATED_ROUTE约束后报错消失

现象

Spartan7工程布局阶段报时钟IO与MMCM配对次优错误

报错原文

[Place 30-575] Sub-optimal placement for a clock-capable IO pin and MMCM pair.

根因

帖中未明确

可尝试的处理步骤

在XDC文件中添加单行约束：set_property CLOCK_DEDICATED_ROUTE BACKBONE [get_nets audio_if_fpga_bd_i/clk_wiz_0/inst/clk_in1_audio_if_fpga_bd_clk_wiz_0_0]（末尾不要带>）

结论

按提示在XDC中加入CLOCK_DEDICATED_ROUTE约束后报错消失

本文据 AMD 客户社区（原 Xilinx 论坛）真实报错帖整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006sk9OaSAI/error-in-placement-sub-optimal…

同一工具下的相关错误码

Place 543 ISE 14.7 MAP报错place:54 Route 35-426 Router无法修复不可布引脚保持违例怎么办 TIMING 54 Alveo U55C 在 Dell R750 Place 30-716 DDR4参考时钟BUFGCE-MMCM布局次 Place 30-53 两个DDR2控制器共用IODELAY_GRO Timing 38-282 Clocking Wizard输出930MH

就这个报错继续问 AI → ← 返回 Vivado 报错词典