fpga.love
EN App
知识库›Vivado 报错词典›Place 30-49

ERROR: [Place 30-49]

LVDS_25输出端口在布局时报错如何解决

实现 Place / Route / Opt / Timing 社区未闭环 ZCU102 / Zynq UltraScale

一句话结论：提问者使用ZCU102的HR bank，询问能否与HP bank IO一起用于SDR接口，帖中未给出结论

现象

布局阶段报错：rx_os_sync_c_p为输出但IOStandard为LVDS_25，该标准仅支持输入

根因

帖中未明确

可尝试的处理步骤

结论

提问者使用ZCU102的HR bank，询问能否与HP bank IO一起用于SDR接口，帖中未给出结论

本文据 AMD 客户社区（原 Xilinx 论坛）真实报错帖整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00008nQBSaSAO/place-3049-io-port-rxossynccp-…

同一工具下的相关错误码

Place 543 ISE 14.7 MAP报错place:54Route 35-426 Router无法修复不可布引脚保持违例怎么办TIMING 54 Alveo U55C 在 Dell R750Place 30-716 DDR4参考时钟BUFGCE-MMCM布局次Place 30-53 两个DDR2控制器共用IODELAY_GROTiming 38-282 Clocking Wizard输出930MH

社区真实案例 1 条

LVDS_25输出端口在布局时报错如何解决
提问者使用ZCU102的HR bank，询问能否与HP bank IO一起用于SDR接口，帖中未给出结论
就这个报错继续问 AI → ← 返回 Vivado 报错词典