ERROR: [Place 30-370]

发现未约束的 Phaser 实例

实现 Place / Route / Opt / Timing 社区未闭环 Vivado 2014.3.1 / MIG v2.2

现象

多核 DDR3 示例设计实现时报 16 个 Place 30-370 错误，Phaser 实例未做 LOC 约束

报错原文

ERROR: [Place 30-370] An unconstrained Phaser instance has been found.

根因

帖中未明确；回答推测 RTL Map 参数与 XDC 不匹配、工具未正确采用约束，或 RTL 代码中的 LOC/PACKAGE_PIN 属性导致 MIG 约束未被正确处理

可尝试的处理步骤

• 检查 device view，确认 IOB 已 LOC 但 OUT_FIFO、ILOGIC、OLOGIC、IDELAY 未约束
• 确认 IP 生成后未修改 RTL 参数或 XDC 约束
• 将 mig.prj、xdc、xci 文件打包 zip 上传
• 按建议将系统时钟与参考时钟连接到内部时钟或实例化 IBUF/IBUFGDS 并由外部引脚驱动，系统时钟应与 DDR 接口同列
• 参考提供的 example design 重新运行实现
• 将 RTL 代码中的 LOC/PACKAGE_PIN 属性全部移到 .XDC 中

结论

需确保所有 LOC/PACKAGE_PIN 约束写在 XDC 中并正确匹配 MIG 参数

同一工具下的相关错误码