GMII信号经IO引脚引出时的IO标准与时钟布线报错
实现 Place / Route / Opt / Timing 社区未闭环 原帖未注明器件/版本
一句话结论：同一bank不能混用不同VCCO的IO标准，时钟输入应改用时钟专用引脚
GMII信号经IO引脚引出时出现IO标准冲突与IO到BUFG布线不良报错
[Place 30-294] The following IO terminals are loads of BUFIO/BUFR/BUFH
同一bank内混用LVCMOS18与LVCMOS33，且时钟输入未接到时钟专用引脚
同一bank不能混用不同VCCO的IO标准，时钟输入应改用时钟专用引脚
本文据 AMD 客户社区（原 Xilinx 论坛）真实报错帖整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00005TFnIgSAL/hiim-trying-to-expose-ethernet…