PCIe Root Complex 下 IO 时钟布局失败
实现 Place / Route / Opt / Timing 已闭环 Vivado 2014.4 / Kintex-7 xc7k325tffg900-1
一句话结论：升级到 Vivado 2017.4 后该布局错误消失
Kintex-7 作 PCIe Root Complex 时实现阶段报 GTXE_COMMON/GTXE_CHANNEL 不可布放
[Place 30-140] Unroutable Placement! A GTXE_COMMON / GTXE_CHANNEL clock component pair is not placed in a routable site pair.
帖中未明确；回答推测 LOC 约束无法覆盖综合时生成的 GT 宏，且 2014.4 锁定的 GTXE2_CHANNEL 位置不正确
升级到 Vivado 2017.4 后该布局错误消失
本文据 AMD 客户社区（原 Xilinx 论坛）真实报错帖整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hplPMSAY/place-3099-placer-failed-with-…