ISE 14.5 实现阶段出现 Place 1500 错误
实现 Place / Route / Opt / Timing 社区未闭环 ISE 14.5 / Virtex-5 xc5vlx155t-3ff1136
一句话结论:需在 ISE 中重新生成 IP 与网表,并检查报错单元的 IOB 连接。
从 Vivado 2017.3 移植到 ISE 14.5 的工程综合通过,实现阶段报错。
ERROR: Place: 1500
帖中未明确,回答指出错误指向 IOB 站点,怀疑 IP 与网表文件未在 ISE 中重新生成。
需在 ISE 中重新生成 IP 与网表,并检查报错单元的 IOB 连接。
本文据 AMD 客户社区(原 Xilinx 论坛)真实报错帖整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00006hpMJ8SAM/implementation-error-error-pla…