时钟IOB与DCM未放在最优时钟站点对
实现 Place / Route / Opt / Timing 社区未闭环 Virtex-5 / ISE 14.7
一句话结论：需将时钟IOB与DCM放在同一半区以走快速路径
时钟IOB与DCM不在同一半区，无法使用快速路径
Place:1010 - A clock IOB / DCM clock component pair have been found that are not placed at an optimal clock IOB / DCM site pair.
帖中未明确；回答指出GC到DCM输入必须位于同一半区（top/bottom）
需将时钟IOB与DCM放在同一半区以走快速路径
本文据 AMD 客户社区（原 Xilinx 论坛）真实报错帖整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpbDuSAI/map-errorplace1010-a-clock-iob…