ERROR: [Opt 31-197]

Vivado 2018.2 使用内部 PULLUP 时实现报 Place 30-69/30-68 错误

实现 Place / Route / Opt / Timing 社区未闭环 Vivado 2018.2 / Artix 7（原设计为 Spartan 2E，ISE 6.1.03i）

现象

同一 VHDL 源码在 Vivado 2015.4 中 PULLUP 被移除且无错误，在 2018.2 中实现阶段报 PULLUP 实例未布局错误

报错原文

ERROR: [Place 30-69] Instance U1I5/spislvctrPullUp[0].pullupbus (PULLUP) is unplaced after IO placer

根因

帖中未明确；用户推测 Artix 7 无内部 PULLUP，2018.2 未像 2015.4 那样移除该 PULLUP 实例

可尝试的处理步骤

• 用 Vivado 2015.4 翻译同一 VHDL 源码，实现时出现 INFO: [Opt 31-197] Removing PULLUP，无错误
• 用 Vivado 2018.2 翻译同一源码，实现时报 Place 30-69、Place 30-68、Place 30-99、Common 17-69 错误
• 回答建议删除 PULLUP 组件（可先注释掉代码以便恢复）

结论

2018.2 未自动移除 PULLUP 实例导致布局失败，帖中未给出最终解决方案

同一工具下的相关错误码