HLS 200-441：axi master 端口位宽超阈值
HLS / Vitis 社区未闭环 Vivado HLS
一句话结论：帖中未给出根因，仅建议提供可复现示例。
硬件仿真构建时报错，BITWIDTH 设为 8 时出现，设为 32 或 16 时正常。
ERROR: [HLS 200-441] Bitwidth of (packed) data on axi master port 'query_or.x.V' is 2048. This exceeds the threshold of 1024.
帖中未明确
帖中未给出根因，仅建议提供可复现示例。
本文据 AMD 客户社区（原 Xilinx 论坛）真实报错帖整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006lLwptSAC/error-hls-200441-bitwidth-of-p…