fpga.love
EN App
知识库›Vivado 报错词典›HLS 200-40

ERROR: [HLS 200-40]

Windows 上构建 Xilinx BNN HLS 代码报错

HLS / Vitis 社区未闭环 Vivado HLS 2016.4 / Windows

一句话结论:Windows 下用 Vivado HLS 2016.4 构建 BNN 代码出现 HLS 200-40 警告,原因未明

现象

执行 make-hw.sh cnv-pynq pynq a 时 HLS 编译报错

报错原文

WARNING: [HLS 200-40] In file included from ../../cnv-pynq/hw/top.cpp:42:

根因

帖中未明确

可尝试的处理步骤

结论

Windows 下用 Vivado HLS 2016.4 构建 BNN 代码出现 HLS 200-40 警告,原因未明

本文据 AMD 客户社区(原 Xilinx 论坛)真实报错帖整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00006hpcgGSAQ/building-xilinx-binary-neural-…

同一工具下的相关错误码

VPL 4 xocc双时钟内核时序不满足导致自动降频失败Coretcl 2-1134 Vivado TCL 生成 arb_mastHLS 200-2014 Vitis HLS2024.1综合报错无法生Coretcl 2-106 Vivado HLS 2017.1 导出 RHLS 207-812 Vitis HLS 2020.2 在 UbuVPL 60-1328 VPL 60-1328:vpl 运行失败导致
就这个报错继续问 AI → ← 返回 Vivado 报错词典