fpga.love
EN App
知识库›Vivado 报错词典›HLS 200-1715

ERROR: [HLS 200-1715]

HLS 2022.2 综合时报 HLS 200-1715 错误

HLS / Vitis 社区未闭环 Vivado HLS 2022.2

一句话结论:仿真正常但综合报 HLS 200-1715,需分享工程进一步排查

现象

仿真通过且输出符合预期,但综合时报错,除该行外无其他错误信息

报错原文

ERROR: [HLS 200-1715] Encountered problem during source synthesis

根因

帖中未明确;仅提到所分享内容似乎只有 header.h 而无源文件

可尝试的处理步骤

结论

仿真正常但综合报 HLS 200-1715,需分享工程进一步排查

本文据 AMD 客户社区(原 Xilinx 论坛)真实报错帖整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D54U00007p4xuCSAQ/am-getting-error-hls-2001715-e…

同一工具下的相关错误码

VPL 4 xocc双时钟内核时序不满足导致自动降频失败Coretcl 2-1134 Vivado TCL 生成 arb_mastHLS 200-2014 Vitis HLS2024.1综合报错无法生Coretcl 2-106 恢复ZCU106 HDMI示例工程报错找不到HLS 207-812 accumulate例程手动设置SyntheVPL 60-1328 VPL 60-1328:vpl 运行失败导致
就这个报错继续问 AI → ← 返回 Vivado 报错词典