fpga.love
EN App
知识库›Vivado 报错词典›HLS 102

ERROR: [HLS 102]

HLS 综合内部错误:无数组维度的 axi_stream_side_channel_data

HLS / Vitis 社区未闭环 Vivado HLS 2015.4

一句话结论:该内部错误在 2015.4 HLS 中可复现,官方已提交变更请求

现象

去掉流接口数组维度后综合触发内部错误

报错原文

@E [HLS-102] Encountered an internal error;

根因

帖中未明确;仅确认该内部错误不应出现,已提交变更请求

可尝试的处理步骤

结论

该内部错误在 2015.4 HLS 中可复现,官方已提交变更请求

本文据 AMD 客户社区(原 Xilinx 论坛)真实报错帖整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00006lLhEASA0/e-hls102-encountered-an-intern…

同一工具下的相关错误码

VPL 4 xocc双时钟内核时序不满足导致自动降频失败Coretcl 2-1134 Vivado TCL 生成 arb_mastHLS 200-2014 Vitis HLS2024.1综合报错无法生Coretcl 2-106 恢复ZCU106 HDMI示例工程报错找不到HLS 207-812 Vitis HLS 2020.2 在 UbuVPL 60-1328 VPL 60-1328:vpl 运行失败导致
就这个报错继续问 AI → ← 返回 Vivado 报错词典