fpga.love
EN App
知识库›Vivado 报错词典›Designutils 20-2361

ERROR: [Designutils 20-2361]

加密IP编译失败:OOC模块运行报错

实现 Place / Route / Opt / Timing 社区未闭环 Vivado 2020.2.1 / Windows

一句话结论:相同IP实例在Windows下OOC综合失败,疑似生成的仿真网表文件损坏,待AMD进一步分析

现象

两个相同IP实例中一个OOC综合失败,日志报加密信封语法错误

报错原文

ERROR: [Designutils 20-2361] Syntax error in IEEE-1735 encryption envelope.

根因

帖中未明确;用户怀疑Vivado生成的*_sim_netlist.v文件损坏(疑似缓冲区溢出),另一实例访问IP缓存时解析该文件出错

可尝试的处理步骤

结论

相同IP实例在Windows下OOC综合失败,疑似生成的仿真网表文件损坏,待AMD进一步分析

本文据 AMD 客户社区(原 Xilinx 论坛)真实报错帖整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D54U00005eYtYGSA0/encrypted-ip-fails-to-compile-…

同一工具下的相关错误码

Place 543 ISE 14.7 MAP报错place:54Route 35-426 Router无法修复不可布引脚保持违例怎么办TIMING 54 Alveo U55C 在 Dell R750Place 30-716 DDR4参考时钟BUFGCE-MMCM布局次Place 30-53 两个DDR2控制器共用IODELAY_GROTiming 38-282 Clocking Wizard输出930MH
就这个报错继续问 AI → ← 返回 Vivado 报错词典