fpga.love
EN App
知识库›Vivado 报错词典›Designutils 20-176

ERROR: [Designutils 20-176]

Vivado 2013.2 综合报错:无法打开 XDC 文件 system_auto_us_1.xdc

实现 Place / Route / Opt / Timing 已闭环 Vivado 2013.2 / ZC702

一句话结论:删除并重建 HDL wrapper、清除 system_auto_*.xci 引用后综合可通过

现象

添加 ILA 核并标记调试信号后综合报错,无法打开 system_auto_us_1_clocks.xdc

报错原文

[Designutils 20-176] Cannot open XDC file ["/project/hardware/design/fpga/analogdevices-fpgahdl-xilinx-vivado-2013.2/cf_xcomm_zc702/projects/ad_fmcomms1/zc702/ad_xcomm_zc702.srcs/sources_1/bd/system/ip/system_auto_us_1/system_auto_us_1_clocks.xdc"]

根因

帖中未明确

可尝试的处理步骤

结论

删除并重建 HDL wrapper、清除 system_auto_*.xci 引用后综合可通过

本文据 AMD 客户社区(原 Xilinx 论坛)真实报错帖整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00006iHrbnSAC/vivado-20132-synthesis-error-c…

同一工具下的相关错误码

Place 543 时序驱动布局阶段报错:时钟IOB/BUFGMRoute 35-426 Router无法修复不可布引脚保持违例怎么办TIMING 54 Alveo U55C 在 Dell R750Place 30-716 DDR4参考时钟BUFGCE-MMCM布局次Place 30-53 两个DDR2控制器共用IODELAY_GROTiming 38-282 Clocking Wizard输出930MH
就这个报错继续问 AI → ← 返回 Vivado 报错词典