fpga.love
EN App
知识库›Vivado 报错词典›Coretcl 2-1133

ERROR: [Coretcl 2-1133]

AC701 生成 PCIe Endpoint 时 axi_bram_ctrl 版本报错

HLS / Vitis 社区未闭环 AC701

一句话结论:请求的 axi_bram_ctrl 4.0 不存在,目录中最新为 4.1。

现象

在 AC701 板上生成 PCIe Endpoint 时,请求的 IP 版本无法创建。

报错原文

[Coretcl 2-1133] Requested IP 'xilinx.com:ip:axi_bram_ctrl:4.0' cannot be created. The latest available version in the catalog is 'xilinx.com:ip:axi_bram_ctrl:4.1'.

根因

帖中未明确

可尝试的处理步骤

结论

请求的 axi_bram_ctrl 4.0 不存在,目录中最新为 4.1。

本文据 AMD 客户社区(原 Xilinx 论坛)真实报错帖整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00007G0qUOSAZ/while-generating-pcie-endpoint…

同一工具下的相关错误码

VPL 4 xocc双时钟内核时序不满足导致自动降频失败Coretcl 2-1134 Vivado TCL 生成 arb_mastHLS 200-2014 C综合时生成HBM驱动目标文件失败Coretcl 2-106 Vivado HLS 2017.1 导出 RHLS 207-812 Vitis HLS 2020.2 在 UbuVPL 60-1328 VPL 60-1328:vpl 运行失败导致
就这个报错继续问 AI → ← 返回 Vivado 报错词典