ERROR: [Coretcl 2-1132]

System Generator 生成 IP 核时报告 Coretcl 2-1132

HLS / Vitis 社区未闭环 Vitis 2019.2 / System Generator / xazu3eg-sfvc784-1-i

现象

选用 Automotive Zynq UltraScale+ 器件时，System Generator 生成 IP catalog 报错，其他系列正常

报错原文

ERROR: [Coretcl 2-1132] No IP matching VLNV 'User_Company:SysGen:lab2_3_sol:1.0' is accessible for the current part 'xazu3eg-sfvc784-1-i'.

根因

帖中未明确；发帖者发现 ProjectGeneration.tcl 中 DSPfamily 写成 'azynquplus'，而该系列 family 应为 'zynquplus'

可尝试的处理步骤

• 运行 System Generator 生成的 ProjectGeneration.tcl，在 Vivado Tcl console 看到相同报错
• 检查发现 'azynquplus' 为无法识别的 family
• 手动修改 ProjectGeneration.tcl 中的 DSPfamily
• 在 Vivado 中运行修改后的 tcl 脚本，IP 核生成成功

结论

手动修正 ProjectGeneration.tcl 中 DSPfamily 后 IP 核可生成，但每次重新生成需手动修改

同一工具下的相关错误码