fpga.love
EN App
知识库›AMD 社区问答速查›Zynq-7000 PS SPI 独立 nCS 时时钟空闲高电平问题

Zynq-7000 PS SPI 独立 nCS 时时钟空闲高电平问题

Zynq PS 配置社区未闭环原帖 9 个回答 · 462 次浏览|器件：Zynq-7000 PS SPI

一句话结论：控制器首次初始化存在异常，帖中未给出软件解决方法

现象

首次传输前 SCLK 未保持空闲高电平，事务开始后才生效，后续数据包正常

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00007G0lvaSAB/zynq7000-ps-spi-independent-ncs-clock-idle-high-

相关资料

如何将节点锁定Vivado许可证迁移到另一台电脑？Zynq7000 NAND 如何启用 BCH 软件 ECC？改MIO16 IO标准为CMOS2v5能修复Tx信号完整性吗？

相关标签：Zynq-7000 · PS SPI · CPOL · nCS

就这个问题继续问 AI → ← 返回 AMD 社区问答速查