fpga.love

EN App

知识库›AMD 社区问答速查›Zynq-7000 OOC综合出现CRITICAL WARNING

Zynq-7000 OOC综合出现CRITICAL WARNING

Zynq PS 配置社区未闭环原帖 9 个回答 · 600 次浏览|器件：Vivado 2020.2 / Zynq-7000 xc7z020clg400-1 / Linux

一句话结论：综合无错误且bitstream可用，但出现针对DDR接口信号的CRITICAL WARNING，根因未明确

现象

综合无错误但出现多条CRITICAL WARNING，涉及DDR_BankAddr[2:0]等信号

根因

帖中未明确

可尝试的处理步骤

在Vivado GUI中创建并配置Zynq-7000 PS模块，生成wrapper并导出IP
批处理模式下set_part xc7z020clg400-1
read_bd /tmp/ipi/PS/PS.bd
读取verilog文件
set_property USED_IN_SYNTHESIS false 对PS_processing_system7_0_0.xcd
synth_design -top $my_top_module

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006ihQbLSAU/zynq7000-ooc-synthesis-issues

相关资料

如何将节点锁定Vivado许可证迁移到另一台电脑？Zynq7000 NAND 如何启用 BCH 软件 ECC？改MIO16 IO标准为CMOS2v5能修复Tx信号完整性吗？

相关标签：Zynq-7000 · Vivado · OOC synthesis · CRITICAL WARNING

就这个问题继续问 AI → ← 返回 AMD 社区问答速查