fpga.love
EN App
知识库›AMD 社区问答速查›Zynq UltraScale+ MPSoC四核AMP裸机运行JTAG超时与ED

Zynq UltraScale+ MPSoC四核AMP裸机运行JTAG超时与EDITR not ready错误

JTAG 与下载器社区未闭环原帖 9 个回答 · 138 次浏览|器件：Vitis Classic 2022.1 / 自定义Zynq UltraScale+ MPSoC（错误码：EDITR not ready）

一句话结论：帖中未给出根因或解决方案

现象

四核APU同时运行四个独立裸机应用时出现JTAG timeout和EDITR not ready错误

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D5Pd00001vNhZDKA0/zynq-ultrascale-mpsoc-jtag-timeout-and-editr-not

相关资料

Vitis串口Hello World无法在Teraterm显示Spartan-6 能否不用 JTAG 直接配置 XCF32P PROM？WSL 下 JTAG 运行报段错误如何解决？

相关标签：Zynq UltraScale+ · AMP · JTAG · Vitis

就这个问题继续问 AI → ← 返回 AMD 社区问答速查