fpga.love
EN App
知识库›AMD 社区问答速查›ZYNQ 7020 FSBL配置MIO高电平后如何保持

ZYNQ 7020 FSBL配置MIO高电平后如何保持

FSBL 与启动镜像社区未闭环原帖 9 个回答 · 1.06K 次浏览|器件:Zynq 7020

一句话结论:release模式下FSBL配置的MIO状态可保持,调试FSBL时会出现复位现象

现象

FSBL中将PS MIO置高,FSBL结束后引脚被复位为低电平

根因

帖中未明确;仅调试FSBL时FSBL结束后IO回到初始状态,release模式下FSBL加载应用后IO保持不变

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00006zI4f5SAC/zynq-7020-configure-ps-mio-pin-to-high-state-in-

相关资料

FSBL_PPK_FAILURE_ERROR 是什么问题?BootROM执行期间500MHz限制何时可解除?pmu-firmware/fsbl-firmware do_configure 执行错误

相关标签:Zynq-7020 · FSBL · MIO · GPIO

就这个问题继续问 AI → ← 返回 AMD 社区问答速查