Zynq 7000 MIPI CSI2 Rx IP 生成比特流失败

Zynq PS 配置已闭环原帖 9 个回答 · 449 次浏览|器件：Zynq 7000 / MIPI_CSI2 Rx IP 5.1 / Vivado（错误码：DRC IOSTDTYPE-1）

现象

生成比特流时报 LP 线 IOSTANDARD 单端与 LVDS_25 差分冲突

根因

帖中未明确；最终按 XAPP894 建议修改 LP 线 IOSTANDARD 后解决

可尝试的处理步骤

• 按 XAPP894 (DPHY Solutions) 的建议修改 MIPI_CSI2 LP 线的 IOSTANDARD
• （备选）用 IO_BUFFER_TYPE 属性设为 none 禁止 IBUF 插入，如 (* io_buffer_type = "none" *) input in1;

相关资料

相关标签：Zynq7000 · MIPI_CSI2 · IOSTANDARD · XAPP894