fpga.love
EN App
知识库›AMD 社区问答速查›ZCU106 QSPI中MIO6引脚如何配置?

ZCU106 QSPI中MIO6引脚如何配置?

封装与引脚约束已闭环原帖 7 个回答 · 455 次浏览|器件:ZCU106

一句话结论:反馈模式下MIO6应悬空;非反馈模式下可作外设I/O

现象

清除MIO6配置后QSPI flash工作异常

根因

MIO6在QSPI时钟反馈模式下需保持悬空,原理图未使用但psu_init中配置为QSPI

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00006hpRTYSA2/zcu106-mio6-pin-assignment-in-qspi

相关资料

DFX动态pblock边界被工具调整导致HDPR-29报错LVDS_25输出端口在布局时报错如何解决XC7Z045FFG900的GTX bank与引脚分配错误

相关标签:ZCU106 · QSPI · MIO6 · psu_init

就这个问题继续问 AI → ← 返回 AMD 社区问答速查