IP 打包与升级社区未闭环原帖 9 个回答 · 720 次浏览|器件：ZCU102 / SDK
一句话结论：建议用AXI_Interconnect连接HLS IP与MIG，问题未确认解决
自定义HLS IP经MIG访问PL DDR，SDK中收不到前两个数据
帖中未明确
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpMH5SAM/zcu-102-how-to-access-pl-ddr-memory-from-custom-
相关标签：ZCU102 · MIG · HLS · AXI_Interconnect
就这个问题继续问 AI → ← 返回 AMD 社区问答速查