IP 打包与升级社区未闭环原帖 9 个回答 · 1.7K 次浏览|器件：Vivado / 100GBE CMAC / 10GBE / cmac_usplus / xxv_ethernet
一句话结论：通配符可让工具识别接口，但无法指定具体 VLNV，最终改用 Verilog 代码
自定义 RTL 的 X_INTERFACE_INFO 在 Block Design 中部分 VLNV 不被识别
帖中未明确；仅提到用通配符 xilinx.com:*:ctrl_ports:2.0 可被识别，但工具会取第一个匹配定义且无法控制选择
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpJjdSAE/xinterfaceinfo-is-not-being-read-by-block-design
相关标签：X_INTERFACE_INFO · Block Design · VLNV · Vivado
就这个问题继续问 AI → ← 返回 AMD 社区问答速查