fpga.love

EN App

知识库›AMD 社区问答速查›Vitis 2021.1 构建 FSBL 报 xil_io.h 缺失如何解决

Vitis 2021.1 构建 FSBL 报 xil_io.h 缺失如何解决

FSBL 与启动镜像已闭环原帖 9 个回答 · 5.29K 次浏览|器件：Vitis 2021.1 / Vitis 2020.2 / Zynq-7000 / ZynqMP

一句话结论：按上述修改 include 路径与 Makefile 通配符并更新硬件规格后可构建成功

现象

编译 fsbl_hooks.c/psu_init.c 时 fatal error: xil_io.h: No such file or directory

根因

帖中未明确；回答2推测 standalone 域 include 目录缺少头文件，建议清理重建 platform

可尝试的处理步骤

右键点击 explorer 中的 application 打开属性，添加 include 目录
修改 Custom IP 驱动 Makefile：将 INCLUDEFILES=*.h、LIBSOURCES=*.c、OUTS = *.o 改为 $(wildcard *.h)、$(wildcard *.c)、$(addsuffix .o, $(basename $(wildcard *.c)))
修改 bsp 下 libsrc/<ip_name>/src/Makefile 与 zynq_fsbl_bsp 下对应 Makefile 中同样的三行
右键执行 Update Hardware Specification
清理并重建 platform 项目
重新构建工程

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpRTRSA2/xilioh-no-such-file-or-directory-building-fsbl-o

相关资料

FSBL_PPK_FAILURE_ERROR 是什么问题？BootROM执行期间500MHz限制何时可解除？pmu-firmware/fsbl-firmware do_configure 执行错误

相关标签：Vitis · FSBL · xil_io.h · Makefile

就这个问题继续问 AI → ← 返回 AMD 社区问答速查