Block Design 与 IP Integrator社区未闭环原帖 9 个回答 · 285 次浏览|器件：UltraScale+
一句话结论：回答称可以但需自行符合MIPI规范，提问者质疑并索要范例，未获结论
想单独控制MIPI DPHY_DCI Standard IO的HS/LP模式信号，不搭配MIPI_DPHY IP
帖中未明确
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00008weSnfSAE/%E6%98%AF%E5%90%A6%E5%8F%AF%E4%BB%A5%E5%96%AE%E7
相关标签：MIPI_DPHY_DCI · UltraScale+ · OBUFDS_DPHY · HS_LP
就这个问题继续问 AI → ← 返回 AMD 社区问答速查