fpga.love
EN App
知识库›AMD 社区问答速查›Zynq Ultrascale+ RFSoC 位流加载失败如何解决

Zynq Ultrascale+ RFSoC 位流加载失败如何解决

FSBL 与启动镜像已闭环原帖 9 个回答 · 1.55K 次浏览|器件:Zynq Ultrascale+ RFSoC / FSBL 2018.3(错误码:XFSBL_ERROR_BITSTREAM_LOAD_FAIL)

一句话结论:修正 DDR 容量配置与链接脚本地址范围后 QSPI 启动正常

现象

POR 后 PS UART 报 XFSBL_ERROR_BITSTREAM_LOAD_FAIL,QSPI 启动失败

根因

厂商参考设计按 4GB PS DDR4 配置,实际板载仅 2GB,且 mem_test 应用链接脚本地址范围超出实际内存

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00006iHmoqSAC/xfsblerrorbitstreamloadfail-error-with-zynq-ultr

相关资料

FSBL_PPK_FAILURE_ERROR 是什么问题?BootROM执行期间500MHz限制何时可解除?pmu-firmware/fsbl-firmware do_configure 执行错误

相关标签:Zynq Ultrascale+ · FSBL · QSPI · DDR4

就这个问题继续问 AI → ← 返回 AMD 社区问答速查