DMA 传输社区未闭环原帖 4 个回答 · 355 次浏览|器件：XDMA
一句话结论：帖中未给出根因或解决方案
41KB文件正常，46KB文件时BRAM controller时序异常，地址重复、数据错误
帖中未明确
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00007BqeUpSAJ/xdma%E4%B8%AD%E4%BD%BF%E7%94%A8axilite%E5%86%99%
相关标签：XDMA · AXI-LITE · BRAM · user write
就这个问题继续问 AI → ← 返回 AMD 社区问答速查