fpga.love
EN App
知识库›AMD 社区问答速查›XAxiDma_Busy 不工作？simple_poll 示例代码为何改动？

XAxiDma_Busy 不工作？simple_poll 示例代码为何改动？

DMA 传输已闭环原帖 9 个回答 · 382 次浏览|器件：Vitis 2019.2 / Vitis 2024.1 / AXI DMA

一句话结论：该改动是为防止 DMA 挂起导致 CPU 卡死，并非 XAxiDma_Busy 存在已知 bug。

现象

用户发现 Vitis 2019.2 到 2024.x 的 simple_poll 示例中，XAxiDma_Busy 轮询由无限 while 循环改为带超时的循环。

根因

官方将无限 while 循环改为带超时机制，以避免 DMA 挂起时 CPU 卡在循环中。

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00008ifLr8SAE/xaxidmabusy-not-working-why-did-simplepoll-examp

相关资料

Vivado中TPG模块报Synth 8-439未找到如何解决？Petalinux 2021 升级后摄像头报 no vdma channel found 且 HDMI 无数据如何解决Linux内核如何修改安全寄存器intfpdcci_intfpdmain_ib_aw_b？

相关标签：AXI DMA · XAxiDma_Busy · Vitis · timeout

就这个问题继续问 AI → ← 返回 AMD 社区问答速查