fpga.love
EN App
知识库›AMD 社区问答速查›Vivado为何把静态逻辑放进可重配置pblock并报错?

Vivado为何把静态逻辑放进可重配置pblock并报错?

封装与引脚约束社区未闭环原帖 9 个回答 · 322 次浏览|器件:Vivado / Ultrascale xcvu095-ffva2104-2-e(错误码:HDPR-6)

一句话结论:疑似引脚约束导致,建议在RM中实例化IBUF

现象

IBUFCTRL_INST被放在属于可重配置pblock_1的IOB_X1Y181,触发DRC HDPR-6

根因

帖中未明确;有回答推测是该信号的引脚位置约束所致

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D54U00006VEdjqSAD/why-is-vivado-placing-static-logic-inside-my-rec

相关资料

DFX动态pblock边界被工具调整导致HDPR-29报错LVDS_25输出端口在布局时报错如何解决XC7Z045FFG900的GTX bank与引脚分配错误

相关标签:Vivado · pblock · DFX · HDPR-6

就这个问题继续问 AI → ← 返回 AMD 社区问答速查