时序与实现社区未闭环原帖 9 个回答 · 751 次浏览|器件：Vivado 2023.2 / 7系列FPGA / Windows 22h2 / Ubuntu 22.04 VM
一句话结论：问题尚未定论，AMD怀疑链接时缺失IP/BD时钟定义导致
同一TCL脚本在Windows无时序问题，Linux每个项目都有时序问题，寄存器布局差
帖中未明确（AMD怀疑链接时缺失IP和BD xdc中的时钟定义，待确认）
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00007uxDl4SAE/why-does-vivado-20232-implementation-always-end-
相关标签：Vivado · timing · Linux · repeatability
就这个问题继续问 AI → ← 返回 AMD 社区问答速查