fpga.love
EN App
知识库›AMD 社区问答速查›MMCM输出间时序报告失败原因?

MMCM输出间时序报告失败原因?

时序与实现社区未闭环原帖 9 个回答 · 390 次浏览|器件:Vivado v2023.2

一句话结论:综合时序报告为近似,应以实现后结果为准

现象

综合时序报告中MMCM各输出时钟间存在建立/保持违例

根因

帖中未明确;回答指出综合时序分析为近似结果,应以实现后时序为准

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D54U00007iT3VeSAK/why-does-the-timing-report-fail-the-timing-betwe

相关资料

ISE 14.7 MAP报错place:543资源未满却无法布局xocc双时钟内核时序不满足导致自动降频失败Spartan-6 LX9 MCB_DDR3_rzq 的 LOC 约束 K7 无效报错

相关标签:MMCM · timing · Vivado · CDC

就这个问题继续问 AI → ← 返回 AMD 社区问答速查