时序与实现社区未闭环原帖 9 个回答 · 377 次浏览|器件：Vivado
一句话结论：增量实现不保证小改动后时序接近参考设计，需调整预期
仅改32位时间戳常量，增量实现后时序与参考设计完全不同
帖中未明确；回答推测多线程运行、工具需满足约束及布线拥挤/时序紧张会使小改动产生大影响
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D5Pd00000kky6vKAA/why-does-my-timing-result-diverge-so-much-with-j
相关标签：incremental · timing · place-and-route · Vivado
就这个问题继续问 AI → ← 返回 AMD 社区问答速查