fpga.love
EN App
知识库›AMD 社区问答速查›Artix-7综合后输出未连接、逻辑被移除怎么办

Artix-7综合后输出未连接、逻辑被移除怎么办

板卡上电与硬件社区未闭环原帖 3 个回答 · 653 次浏览|器件:Artix-7

一句话结论:疑似综合或优化问题且为警告,建议先仿真并查看警告

现象

综合/优化时提示所有输出未连接、逻辑可能被移除

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D54U00005kKGj1SAG/while-i-dumping-a-verilog-program-into-artix7-fp

相关资料

Vivado 找不到 basys3 板卡定义如何解决?Vivado 2021.2 为何不支持 Spartan-3?Zynq UltraScale+ MPSoC 自定义板 QSPI 启动卡在 ATF 输出

相关标签:Artix-7 · synthesis · optimization · warning

就这个问题继续问 AI → ← 返回 AMD 社区问答速查