封装与引脚约束已闭环原帖 9 个回答 · 826 次浏览|器件：SPARTAN SP701 Evaluation Board / XC7S100-FGGA676
一句话结论：受板级引脚约束，SP701上无法访问全部16个XADC辅助通道
用户想访问全部16个XADC辅助模拟输入通道，但发现似乎只有4个可用
受SP701板级引脚约束，Bank15仅VAUX0和VAUX8差分对引到J24排针，其余aux输入被用作HDMI等GPIO；Bank35差分aux引脚被用作FMC接口GPIO
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpPHeSAM/where-to-find-pin-assignments-for-aux-xadc-chann
相关标签：XADC · SP701 · pin_assignment · XDC
就这个问题继续问 AI → ← 返回 AMD 社区问答速查