fpga.love

EN App

知识库›AMD 社区问答速查›gig_ethernet_pcs_pma 改 LVDS Async 模式报 cl

gig_ethernet_pcs_pma 改 LVDS Async 模式报 clock_selection 错误

以太网与网络社区未闭环原帖 2 个回答 · 884 次浏览|器件：Vivado 2019.1 / 2018.3 / 2021.1，xczu4cg-sfvc784-1-e（错误码：IP_Flow 19-3554）

一句话结论：该报错在 2021.1 中消失，旧版本可忽略

现象

配置 LVDS Async 模式后出现 can't read "clock_selection" 报错

根因

帖中未明确；回答推测与 .xci 中变量名为 c_clock_selection 有关，且 2021.1 已不再报错

可尝试的处理步骤

用 set_property 将 IP 配置为 LVDS、LvdsRefClk 625、ClockSelection Async
检查 .xci 中 c_clock_selection 与 c_enable_async_sgmii 变量
改用 Vivado 2021.1 测试

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpNawSAE/when-add-one-gigethernetpcspma-ip-in-my-block-de

相关资料

该问题涉及的器件系列（点进去看同系列其他踩坑记录）：

Zynq UltraScale+ / MPSoC →

Verdi调用10G Ethernet Subsystem IP报错未定义 ZYNQ同时用USB0和USB1时USB1无法配置为gadget ethernet ISE 14.7虚拟机启动报Host-Only网卡错误

相关标签：gig_ethernet_pcs_pma · LVDS · SGMII · Vivado

就这个问题继续问 AI → ← 返回 AMD 社区问答速查