封装与引脚约束已闭环原帖 9 个回答 · 272 次浏览|器件：Zynq Ultra+ FPGA
一句话结论：内部上拉为弱上拉，可在xdc约束文件中配置后生成binary文件启用
用户询问Zynq Ultra+ FPGA引脚内部上拉是否可选及如何在约束文件中激活
帖中未明确
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00008OJKSlSAP/what-is-an-internal-pullup-on-zynq-ultra-fpga-pi
相关标签：Zynq Ultra+ · pull-up · xdc · IO Buffer
就这个问题继续问 AI → ← 返回 AMD 社区问答速查