时序与实现社区未闭环原帖 9 个回答 · 806 次浏览|器件：Vivado
一句话结论：async_default失败通常与异步复位/置位信号有关，需查看实际失败路径
时序失败路径组为async_default，且To Clock与From Clock相同
帖中未明确；回答推测与异步复位/异步置位信号相关，这些信号在同一时钟域内生成
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U000085HEMcSAO/what-does-an-asyncdefault-failed-timing-path-on-
相关标签：async_default · timing · Vivado · UG906
就这个问题继续问 AI → ← 返回 AMD 社区问答速查