fpga.love
EN App
知识库›AMD 社区问答速查›XilSEM CRAM示例在Versal上IPI中断ID越界如何配置

XilSEM CRAM示例在Versal上IPI中断ID越界如何配置

Block Design 与 IP Integrator已闭环原帖 2 个回答 · 310 次浏览|器件：Vivado/Vitis 2023.2 / XCVE2302-SFVA784-1LP-e-S

一句话结论：SDT定义导致IPI_INT_ID越界，需按非SDT定义或正确中断号配置

现象

XScuGic_Connect断言失败，IPI_INT_ID为0x401e超出Versal最大192个中断

根因

SDT被定义时IPI_INT_ID取XPAR_XIPIPSU_0_INTERRUPTS，该值不在0到XSCUGIC_MAX_NUM_INTR_INPUTS-1范围内

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00008o8tbVSAQ/we-are-integrating-xilsem-for-radiation-testing-

相关资料

ARM Socrates生成的IPXACT文件无法被Vivado识别？自定义IP导致Vitis导出硬件工程构建失败？MIPI CSI-2 RX 的 Strobe 端口 ADVWIZIO-2 报错如何解决

相关标签：XilSEM · Versal · IPI · XScuGic

就这个问题继续问 AI → ← 返回 AMD 社区问答速查