fpga.love
EN App
知识库›AMD 社区问答速查›Vivado自定义IP的signed输出在Block Design中如何处理？

Vivado自定义IP的signed输出在Block Design中如何处理？

IP 打包与升级社区未闭环原帖 7 个回答 · 459 次浏览|器件：Vivado

一句话结论：IP生成器输出位向量，需在仿真侧用signed()类型转换

现象

自定义IP输出signed向量，在Block Design中生成的IP网表为std_logic_vector，仿真报错

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpagUSAQ/vivados-handling-custom-ip-with-signed-output-in

相关资料

Vivado 2022.1 添加 IP 仓库时挂起修改源码后打包IP未反映更改怎么办？Vitis统一IDE 2023.2无法从含自定义IP的XSA构建裸机应用

相关标签：Vivado · custom IP · signed · simulation

就这个问题继续问 AI → ← 返回 AMD 社区问答速查