fpga.love
EN App
知识库›AMD 社区问答速查›Vivado 不允许在 pblock 区域放置静态逻辑

Vivado 不允许在 pblock 区域放置静态逻辑

封装与引脚约束已闭环原帖 9 个回答 · 560 次浏览|器件：Vivado（错误码：HDPR-6）

一句话结论：静态逻辑不能放在可重配置区域内，需将端口移出 RP pblock 范围

现象

DRC HDPR-6 报错，静态逻辑单元被放置在可重配置 Pblock 范围内

根因

DFX 流程要求可重配置分区 pblock 自动设置且不可关闭 EXCLUDE_PLACEMENT，静态逻辑不能放在可重配置区域内

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00006TYlUOSA1/vivado-wont-let-me-place-static-logic-in-pblock-

相关资料

DFX动态pblock边界被工具调整导致HDPR-29报错LVDS_25输出端口在布局时报错如何解决XC7Z045FFG900的GTX bank与引脚分配错误

相关标签：DFX · pblock · EXCLUDE_PLACEMENT · HDPR-6

就这个问题继续问 AI → ← 返回 AMD 社区问答速查